- 相關推薦
TLC320AD50C與DSP接口設計
摘 要： DSP（數字信號處理器）具有強大的數字信號處理能力，在其應用系統中，大多由ADC和DAC通道來完成對模擬信號的數字化處理。本文介紹了一種集成ADC和DAC于一體的TLC320AD50C模擬接口電路與TMS320VC5402定點DSP接口電路的硬件設計方法，并結合一個具體的軟件實例說明主從模式下軟件的實現方法。
關鍵詞：TLC320D50C；DSP；主從模式
引 言
在許多應用系統中，為了應用DSP卓越的數字信號處理能力，我們必須先將模擬信號進行數字化（A/D轉換），再對采樣數據進行相應的算法處理，最后經過數字信號模擬化（D/A轉換）后輸出。在這些DSP應用系統中的關鍵問題是怎樣十分容易和高效地實現這些轉換，因此必然涉及到接口電路的設計。本文介紹一種單片內集成了ADC通道和DAC通道的模擬接口電路TLC320AD50C（以下簡稱AD50）與TMS320VC5402緩沖串口的接口的設計實現方法，然后，基于這種接口電路的硬件設計，通過軟件編程實現語音信號的采集與回放。
1 芯片簡介
TMS320VC5402是TI公司生產的從屬于TMS320C54x系列的一個工作靈活、高速、具有較高性價比、低功耗的16位定點通用DSP芯片。其主要特點包括：采用改進的哈佛結構，1條程序總線（PB），3條數據總線（CB、DB、EB）和4條地址總線（PAB，CAB，DAB，EAB），帶有專用硬件邏輯CPU，片內存儲器，片內外圍專用的指令集，專用的匯編語言工具等。TMS320VC5402含4K字節的片內ROM和16K字節的雙存取RAM，1個HPI（Host Port Interface）接口，2個多通道緩沖單口MCBSP（Multi-Channel Buffered Serial Port），單周期指令執行時間10ns，雙電源（1.8V和3.3V）供電，帶有符合IEEE1149.1標準的JTAG邊界掃描仿真邏輯。
AD50是TI公司生產的一個16位、音頻范圍（采樣頻率為2K～22.05KHZ）、內含抗混疊濾波器和重構濾波器的模擬接口芯片，它有一個能與許多DSP芯片相連的同步串行通信接口。AD50C片內還包括一個定時器（調整采樣率和幀同步延時）和控制器（調整編程放大增益，鎖相環PLL，主從模式）。AD50有28腳的塑料SOP封裝（帶DW后綴）和48腳的塑料扁平封裝（帶PT后綴），體積較小，適應于便攜設備。AD50的工作溫度范圍是0～70℃，單一5V電源供電或5V和3.3V聯合供電，工作時的最大功耗為120 mW。
2 硬件設計
2.1 AD50的內部結構簡圖
圖1最上面第一通道為模擬信號輸入監控通道，第二通道為模擬信號轉化為數字信號（A/D）通道，第三通道為數字信號轉化為模擬信號（D/A）通道，最下面一路是AD50的工作頻率和采樣頻率控制通道。本文所述的輸入時鐘（MCLK）為8.192MHz，A/D與D/A的采樣頻率為MCLK/（128*N）Hz（N為AD50C的第4個寄存器4~6位所設）。
2.2 AD50與DSP的引腳連接方式
AD50與TMS320VC5402是以SPI方式連接的。AD50工作在主機模式（M/S=1），提供SCLK（數據移位時鐘）和FS（幀同步脈沖）。TMS320VC5402工作于SPI方式的從機模式，BCLKX1和BFSX1為輸入引腳，在接數據和發數據時都是利用外界時鐘和移位脈沖。
3 軟件設計
3.1 軟件編制過程
一旦完成了正確的硬件連接，接下來就可以進行軟件編程調試了。要完成的工作包括：
（1）TMS320VC5402串口的初始化。首先將DSP串口1復位，再對串口1的16個寄存器進行編程，使DSP串口工作在以下狀態：以SPI模式運行，每幀一段，每段一個字，每字16位，采樣率發生器由DSP內部產生，幀同步脈沖低電平有效，并且幀同步信號和移位時鐘信號由外部產生。DSP給AD50C編程用查詢方式，接收A/D轉換的D信號和發送D/A轉換的D信號用DMA方式。
（2）AD50初始化。該初始化操作過程包括通過TMS320VC5402的同步串口發送兩串16位數字信息到AD50。第一串為0000 0000 0000 0001B，最低有效位(bits0)說明下一個要傳輸的數據字屬于二次通信（關于一次通信和二次通信的內容請參閱參考文獻[3]）。第二個數據值用來對AD50的4個數據寄存器的某一個進行配置。Bits15～11位為0，Bits10～8位為所選寄存器地址值，Bits7～0位為所選中寄存器的編程值。4個用戶可編程寄存器的描述如下：R1中包含模擬輸入通道選擇，硬件 / 軟件編程方式選擇；R2進行單機 / 從機工作和電話模式（電話模式內容請參閱參考文獻[3]）選擇；R3控制帶從機個數選擇；R4用來設置模擬信號可編程放大增益和A/D、D/A轉換頻率。其它兩個寄存器R5、R6是廠家留著測試用的，用戶不可以對其編程。我們在以下例程中對4個可編程寄存器編程，使AD50C工作在以下狀態：選擇INP/INM為工作模擬輸入，15 1位ADC和15 1位DAC模式，不帶從機，采樣頻率為10.67KHz，模擬信號輸入和輸出放大增益均為0dB。
（3）用戶代碼的編寫。完成音頻信號采集與回放代碼的編制。本設計給AD50編程用查詢方式，接收A/D轉換的D信號和發送D/A轉換的D信號用DMA方式。
3.2 軟件具體實現
（1) 程序流程圖：
（2）部分關鍵代碼：
Ⅰ, TMS320VC5402中斷及串口初
【TLC320AD50C與DSP接口設計】相關文章：
增強并口EPP與DSP接口的設計增強并口EPP與DSP接口的設計03-18
DSP接口效率的分析與提高03-25
Trimedia DSP芯片JTAG接口的仿真器設計03-18
TM1300 DSP系統以太網接口的設計03-18
觸摸屏控制器與DSP接口的研究與設計03-07
CAN總線控制器與DSP的接口03-07
基于DSP和FPGA的ARINC429機載總線接口板的硬件設計03-18