- 相關推薦
基于分布式算法和FPGA實現基帶信號成形的研究
摘要：提出了一種采用現場可編程門陣列（FPGA）實現基帶信號成形的FIR數字濾波器硬件電路的方案。該方案基于分布式算法的思想，利用FPGA豐富的查找表資源，從時域上對基帶信號直接進行成形。因為所采用的成形方法運算量小、精度高，所以適用于實時系統。所設計的電路通過硬件仿真，證明能夠滿足系統的要求，具有一定的理論和實際意義。根據Nyquist第一準則，基帶信號成形能夠消除碼間串擾的影響。隨著超高速數字集成電路的發展，成形濾波器已經由過去的基帶頻域模擬成形濾波器變成現在的基帶時域數字成形濾波器。與基帶模擬成形濾波器相比，基帶數字成形濾波器具有高精度、高可靠性和高靈活性等優點；同時還具有便于大規模集成、易于實現線性相位等特點。實現其帶數字成形的方法很多，與傳統算法相比，分布式算法可以極大地減少硬件電路的規模，提高電路的執行速度。本文采用基于分布式算法思想的時域成形方法來實現基帶信號成形。
1 分布式算法的基本原理
一個線性時不變網絡的輸出可以用下式表示：
其中，y(n)為第n時刻網絡的輸出；xk（n）為第n時刻的第k個輸入變量；Ak為第k個輸入變量的權值。在線性時不變系統中，對于所有n時刻，Ak都是常量。如果該網絡表示為濾波器，常量Ak即為濾波器抽頭系數，變量xk為單一數據源的抽樣數據。仔細觀察（1）式可以看出，輸出單個y（n）需要將k個乘積累加，這種累加可以通過查找表來實現，大大提高了運算的效率。為了使乘法之后的數據寬度不至于展寬，先把數據源數據格式規定為浮點數2的補碼形式。需要注意的是，常量Ak不一定要進行格式轉換來匹配輸入數據的格式，它可以根據要求的精度進行定義。變量xk可用下式表示：
式中，xkb為二進制數，即取值為0或1；xk0為符號位，“1”表示數據為負，“0”表示數據為正。式中，時間參數“n”已經被省略掉，因為在以下的推導中與時間參數無關。將（2）式代入（1）式中，得：
將（3）式展開，得：
從（4）式可以看出，每個方括號中進行的是輸入變量的某一個數據位和所有常量A1～Ak的每一位進行位相“與”然后求和，而指數部分則說明了求和結果的位加權，這種加權可以通過移位來實現。而方括號中的計算可以通過建立查找表來實現，具體的操作通過所有輸入變量的同一位進行尋址來完成。通過（4）式，（1）式就可以用加法、減少和二進制除法來計算了，這樣就避免了頻繁地使用乘示器，從而節約了系統的資源，并且大大縮短了運算時間。
圖1
2 時域成形的原理
（4）式中的查找表方法中以縮短運算的時間，但是二進制除法還是會消耗掉大量的系統時鐘。因為要設計的是基帶信號成形濾波器，所以可以通過直接在時域上成形的方法來完成。
如果輸入為二進制雙極性數據，采用升余弦滾降濾波器進行脈沖成形，其系統函數為：
若取截短長度為輸入信號元寬度的4倍，則當輸入信號為“1111”時，系統的輸出波形如圖1所示。
圖中，h'(t)為h(t)的截短。由圖1可知，只需要求出Δ時間段的波形疊加值，依次輸出，就可以得到輸入信號的成形波形。若在段內抽樣8點，則每個樣點有2 4個可能值，共有2 4 x 8=128個數據。將這128個數據存入查找表中，用連續四個輸入信號進行尋址，就可以不必計算二進制除法，從而提高系統的運算速度。其硬件原理圖如圖2所示。
圖中，SSR是一個四位移位寄存器，數據串行輸入，并行輸出，初始狀態預置為“0000”，每一時鐘信號讀入一位數據，同時串行移位；計數器為8位，每次時鐘從000計數至111；ROM的寬度為7位，存儲2 7個數據，對應各個樣點的數值，每次時鐘到來時，輸出8個10比特寬的數據。
3 用FPGA實現
由圖2可知，系統主要由移位寄存器、計數器和查找表組成，其中查找表（ROM）對系統運算速度的影響最大。如果直接用寬度為7的查找表進行尋址的話，最長的尋址路徑需要2 7個系統時鐘，這樣損失太大。所以考慮用尋址寬度小的查找表。假定系統輸入數據的碼速度為4
【基于分布式算法和FPGA實現基帶信號成形的研究】相關文章：
基于Cyclone系列FPGA的1024點FFT算法的實現03-07
基于FPGA實現FIR濾波器的研究03-18
基于FPGA的HDLC通信模塊的實現05-14
3-DES算法的FPGA高速實現03-20
固定幾何結構的FFT算法及其FPGA實現03-18
基于DSP的擴頻電臺基帶模塊的設計與實現03-18