- 相關推薦
SoC系統的低功耗設計
摘要：功耗問題正日益變成VLSI系統實現的一個限制因素。對便攜式應用來說，其主要原因在于電池壽命，對固定應用則在于最高工作溫度。由于電子系統設計的復雜度在日益提高，導致系統的功耗得到其主要功耗成分。其次，以該主要功耗成分數學表達式為依據，突出實現SoC低功耗設計的各種級別層次的不同方法。引言
從20世紀80年代初到90年代初的10年里，微電子領域的很多研究工作都集中到了數字系統速度的提高上，現如今的技術擁有的計算能力能夠使強大的個人工作站、復雜實時語音和圖像識別的多媒體計算機的實現成為可能。高速的計算能力對于百姓大眾來說是觸指可及的，不像早些年代那樣只為少數人服務。另外，用戶希望在任何地方都能訪問到這種計算能力，而不是被一個有線的物理網絡所束縛。便攜能力對產品的尺寸、重量和功耗加上嚴格的要求。由于傳統的鎳鉻電池每磅僅能提供20W.h的能量，因而功耗就變得尤為重要。電池技術正在改進，每5年最大能將電池的性能提高30%，然而其不可能在短期內顯著地解決現在正遇到的功耗問題。
雖然傳統可便攜數字應用的支柱技術已經成功地用于低功耗、低性能的產品上，諸如電子手表、袖珍計算器等等，但是有很多低功耗、高性能可便攜的應用一直在增長。例如，筆記本計算機就代表了計算機工業里增長最快的部分。它們要求與桌上計算機一樣具有同樣的計算能力。同樣的要求在個人通信領域也正在迅速地發展，如采用了復雜語音編解碼算法和無線電調制解調器的帶袖珍通信終端的新一代數字蜂窩網。已提出的未來個人通信服務PCS（Personal Communication Services）應用對這些要求尤其明顯，通用可便攜多媒體服務是要支持完整的數字語音和圖像辨別處理的。在這些應用中，不僅語音，而且數據也要能在無線鏈路上傳輸。這就為實現任何人在任何地方的任何時間開展任何想要的業務提供了可能。但是，花在對語音、圖像的壓縮和解壓上的功耗就必須附加在這些可便攜的終端上。確實，可便攜能力已經不再明顯地和低性能聯系在一起了；相反，高性能且可便攜的應用正在逐步得到實現。
當功率可以在非便攜環境中獲得時，低功耗設計的總理也變得十分關鍵。直到現在，由于大的封裝、散熱片和風扇能夠輕而易舉地散掉芯片和系統所產生的熱，其功耗還未引起多大的重視。然而，隨著芯片和系統尺寸持續地增加，要提供充分的散熱能力就必須付出重要代價，或使所提供的總體功能達到極限時，設計高性能、低功耗數字系統方法的需求就會變得更為顯著。幸好，現在已經發展了許多技術來克服這些矛盾。
由于可以高度集成，并具有低功耗、輸入電流小、連接方便和具有比例性等性質，CMOS邏輯電路被認為是現今最通用的大規模集成電路技術。下面研究CMOS集成電路的功耗組成，概述實現集成電路——SoC（System on Chip）系統的低功耗設計的諸多方法。目的在于揭示當今電子系統結構復雜度、速度和其功耗的內在聯系，在及在數字電子系統設計方向上潛在的啟示。
1 CMOS集成電路功耗的物理源
要研究SoC的低功耗設計，首先要物理層次上弄清該集成電路的功耗組成，其次，才能從物理實現到系統實現上采用各種方法來節省功耗，達到低功耗設計的目的。圖1為典型CMOS數字電路的功耗物理組成。
（1）動態功耗
動態功耗是由電路中的電容引起的。設C為CMOS電路的電容，電容值為PMOS管從0狀態到H狀態所需的電壓與電量的比值。以一個反相器為例，當該電壓為Vdd時，從0到H狀態變化（輸入端）所需要的能量是CVdd2。其中一半的能量存儲在電容之中，另一半的能量擴展在PMOS之中。對于輸出端來說，它從H到0過程中，不需要Vdd的充電，但是在NMOS下拉的過程中，會把電容存儲的另一半能量消耗掉。如果CMOS在每次時鐘變化時都變化一次，則所耗的功率就是CBdd2f，但并不是在每個時鐘跳變過程之中，所有的CMOS電容都會進行一次轉換（除了時鐘緩沖器），所以最后要再加上一個概率因子a。電路活動因子a代表的是，在平均時間內，一個節點之中，每個時鐘周期之內，這個節點所變化的幾率。最終得到的功耗表達式為：Psw=aCVdd2f。
（2）內部短路功耗
CMOS電路中，如果條件Vtn
【SoC系統的低功耗設計】相關文章：
動態時鐘配置下的SoC低功耗管理03-19
水表集抄系統的低功耗設計03-27
基于MSP430的極低功耗系統設計12-04
鐵路交通信息系統PDA的低功耗設計03-18
低功耗GHz VCO設計03-30
低功耗模擬前端電路設計11-18
SoC設計中IP復用和驗證策略03-07
低功耗無線數字傳輸模塊的設計與應用03-19