基于TIC6416的CACHE與外存一致性的實現

基于TIC6416的CACHE與外存一致性的實現

全部作者： 孟慶剛 陳勇 周正 趙成林 第1作者單位： 北京郵電大學 論文摘要： 高速緩存存儲器（Cache）介于CPU 和主存之間，它的工作速度數倍于主存，全部功能由硬件實現，并且對程序員而言是透明的。高速緩存技術的發明和使用是計算機科學發展史的重大發展，對于提高計算機系統性能起到了重要的作用。因此對高速緩存的機制和物理結構進行研究使非常有必要的。本文還針對TIC6416高速緩存與外存不1致的問題，提出了解決方案。 關鍵詞： 高速緩存 DSP 1致性 寫回 L2FLUSH (瀏覽全文) 發表日期： 2006年10月24日 同行評議：

（暫時沒有）

綜合評價： （暫時沒有） 修改稿：

【基于TIC6416的CACHE與外存一致性的實現】相關文章：

基于片內WISHBONE總線的高速緩存一致性實現03-18

基于PLD的嵌入式系統外存模塊設計03-18

基于圖像的OMR技術的實現03-07

知識的一致性檢測研究與實現VC11-23

基于XMLSchema的元數據方案實現03-21

基于LabVIEW的GMSK調制與解調實現03-07

基于FPGA的HDLC通信模塊的實現05-14

基于Perl的DoS工具設計與實現03-10

基于PQRM的PACS系統設計與實現03-07