- EDA技術(shù)歷史與發(fā)展 推薦度：
- 相關(guān)推薦
EDA技術(shù)歷史發(fā)展
在電子設(shè)計(jì)自動化(英語：Electronic design automation，縮寫：EDA)出現(xiàn)之前，設(shè)計(jì)人員必須手工完成集成電路的設(shè)計(jì)、布線等工作，這是因?yàn)楫?dāng)時所謂集成電路的復(fù)雜程度遠(yuǎn)不及現(xiàn)在。工業(yè)界開始使用幾何學(xué)方法來制造用于電路光繪(photoplotter)的膠帶。到了1970年代中期，開發(fā)人員嘗試將整個設(shè)計(jì)過程自動化，而不僅僅滿足于自動完成掩膜草圖。第一個電路布線、布局工具研發(fā)成功。設(shè)計(jì)自動化會議(Design Automation Conference)在這一時期被創(chuàng)立，旨在促進(jìn)電子設(shè)計(jì)自動化的發(fā)展。
電子設(shè)計(jì)自動化發(fā)展的下一個重要階段以卡弗爾·米德(Carver Mead)和琳·康維于1980年發(fā)表的論文《超大規(guī)模集成電路系統(tǒng)導(dǎo)論》(Introduction to VLSI Systems)為標(biāo)志。這一篇具有重大意義的論文提出了通過編程語言來進(jìn)行芯片設(shè)計(jì)的新思想。如果這一想法得到實(shí)現(xiàn)，芯片設(shè)計(jì)的復(fù)雜程度可以得到顯著提升。這主要得益于用來進(jìn)行集成電路邏輯仿真、功能驗(yàn)證的工具的性能得到相當(dāng)?shù)母纳啤ｋS著計(jì)算機(jī)仿真技術(shù)的發(fā)展，設(shè)計(jì)項(xiàng)目可以在構(gòu)建實(shí)際硬件電路之前進(jìn)行仿真，芯片布線布局對人工設(shè)計(jì)的要求降低，而且軟件錯誤率不斷降低。直至今日，盡管所用的語言和工具仍然不斷在發(fā)展，但是通過編程語言來設(shè)計(jì)、驗(yàn)證電路預(yù)期行為，利用工具軟件綜合得到低抽象級物理設(shè)計(jì)的這種途徑，仍然是數(shù)字集成電路設(shè)計(jì)的基礎(chǔ)。
從1981年開始，電子設(shè)計(jì)自動化逐漸開始商業(yè)化。1984年的設(shè)計(jì)自動化會議(Design Automation Conference)上還舉辦了第一個以電子設(shè)計(jì)自動化為主題的銷售展覽。Gateway設(shè)計(jì)自動化在1986年推出了一種硬件描述語言Verilog，這種語言在現(xiàn)在是最流行的高級抽象設(shè)計(jì)語言。1987年，在美國國防部的資助下，另一種硬件描述語言VHDL被創(chuàng)造出來。現(xiàn)代的電子設(shè)計(jì)自動化工具可以識別、讀取不同類型的硬件描述。根據(jù)這些語言規(guī)范產(chǎn)生的各種仿真系統(tǒng)迅速被推出，使得設(shè)計(jì)人員可對設(shè)計(jì)的芯片進(jìn)行直接仿真。后來，技術(shù)的發(fā)展更側(cè)重于邏輯綜合。
目前的數(shù)字集成電路的設(shè)計(jì)都比較模塊化(參見集成電路設(shè)計(jì)、設(shè)計(jì)收斂(Design closure)和設(shè)計(jì)流(Design flow (EDA)))。半導(dǎo)體器件制造工藝需要標(biāo)準(zhǔn)化的設(shè)計(jì)描述，高抽象級的描述將被編譯為信息單元(cell)的形式。設(shè)計(jì)人員在進(jìn)行邏輯設(shè)計(jì)時無需考慮信息單元的具體硬件工藝。利用特定的集成電路制造工藝來實(shí)現(xiàn)硬件電路，信息單元就會實(shí)施預(yù)定義的邏輯或其他電子功能。半導(dǎo)體硬件廠商大多會為它們制造的元件提供“元件庫”，并提供相應(yīng)的標(biāo)準(zhǔn)化仿真模型。相比數(shù)字的電子設(shè)計(jì)自動化工具，模擬系統(tǒng)的電子設(shè)計(jì)自動化工具大多并非模塊化的，這是因?yàn)槟M電路的功能更加復(fù)雜，而且不同部分的相互影響較強(qiáng)，而且作用規(guī)律復(fù)雜，電子元件大多沒有那么理想。Verilog AMS就是一種用于模擬電子設(shè)計(jì)的硬件描述語言。此外，設(shè)計(jì)人員可以使用硬件驗(yàn)證語言來完成項(xiàng)目的驗(yàn)證工作目前最新的發(fā)展趨勢是將集描述語言、驗(yàn)證語言集成為一體，典型的例子有SystemVerilog。
隨著集成電路規(guī)模的擴(kuò)大、半導(dǎo)體技術(shù)的發(fā)展，電子設(shè)計(jì)自動化的重要性急劇增加。這些工具的使用者包括半導(dǎo)體器件制造中心的硬件技術(shù)人員，他們的工作是操作半導(dǎo)體器件制造設(shè)備并管理整個工作車間。一些以設(shè)計(jì)為主要業(yè)務(wù)的公司，也會使用電子設(shè)計(jì)自動化軟件來評估制造部門是否能夠適應(yīng)新的設(shè)計(jì)任務(wù)。電子設(shè)計(jì)自動化工具還被用來將設(shè)計(jì)的功能導(dǎo)入到類似現(xiàn)場可編程邏輯門陣列的半定制可編程邏輯器件，或者生產(chǎn)全定制的專用集成電路。
EDA技術(shù)的概念
EDA技術(shù)是指以計(jì)算機(jī)為工作平臺，融合了應(yīng)用電子技術(shù)、計(jì)算機(jī)技術(shù)、信息處理及智能化技術(shù)的最新成果，進(jìn)行電子產(chǎn)品的自動設(shè)計(jì)。
利用EDA工具，電子設(shè)計(jì)師可以從概念、算法、協(xié)議等開始設(shè)計(jì)電子系統(tǒng)，大量工作可以通過計(jì)算機(jī)完成，并可以將電子產(chǎn)品從電路設(shè)計(jì)、性能分析到設(shè)計(jì)出IC版圖或PCB版圖的整個過程的計(jì)算機(jī)上自動處理完成。
應(yīng)用
現(xiàn)在對EDA的概念或范疇用得很寬。包括在機(jī)械、電子、通信、航空航天、化工、礦產(chǎn)、生物、醫(yī)學(xué)、軍事等各個領(lǐng)域，都有EDA的應(yīng)用。目前EDA技術(shù)已在各大公司、企事業(yè)單位和科研教學(xué)部門廣泛使用。例如在飛機(jī)制造過程中，從設(shè)計(jì)、性能測試及特性分析直到飛行模擬，都可能涉及到EDA技術(shù)。本文所指的EDA技術(shù)，主要針對電子電路設(shè)計(jì)、PCB設(shè)計(jì)和IC設(shè)計(jì)。
EDA設(shè)計(jì)可分為系統(tǒng)級、電路級和物理實(shí)現(xiàn)級。
【EDA技術(shù)歷史發(fā)展】相關(guān)文章：
EDA技術(shù)歷史與發(fā)展05-23
EDA技術(shù)的發(fā)展03-08
EDA技術(shù)的發(fā)展與應(yīng)用03-18
EDA技術(shù)應(yīng)用與發(fā)展03-03
eda技術(shù)的發(fā)展和展望03-12
EDA技術(shù)的發(fā)展趨勢03-19