如何在32個處理器中編輯并且翻譯64固定的點進位計算

時間：2024-07-27 01:35:27 理工畢業論文我要投稿

相關推薦

摘要：介紹嵌式32位CPU在編譯器中解決64位運算的方法，并列舉一個加法運算的例子，給出可供參考的指令模板。包括32位RISC體系嵌入式CPU層次結構和編譯器后端結構。

1 概述

在信息化飛速發展的今天，計算機已成為人們學習和工作不可缺少的工具，我國業已取得了電腦生產大國的地位；但是，作為計算機的核心——CPU的設計與制造，卻成了幾代計算機工作者的未了習愿，也給國家的安全帶來了隱憂。順應潮流，中芯微系統公司于2001年推出了國內第一顆實用化的32位CPU（方舟一號），主頻達到166MHz。下一代方舟CPU將采用0.18μm工藝，超流水結構，主頻能達到600MHz以上，在嵌入式CPU領域走到國際前列。

傳統的32位計算機處理64位運算通常是設計具體的邏輯電路實現。隨著SoC（System on Chip）的出現，芯片上集成各種功能部件越來越多，特別對于嵌入式系統，片上能利用的空間就列加有限，這也要求將部分功能用軟件來實現。對于64位長字運算軟件實現的方法通常有兩種：一是設計系統軟件供操作系統內核調用；二是在相關的編譯器中設計指令模板來解決。前者執行效率高，但每使用一次就要編譯一次；后者只需編譯一次，總的效率要高于前者。因此，實際采用在編譯器中設計指令模板予以解決。

2 32位RISC體系嵌入式CPU層次結構描述

圖1是一個集成了DSP（數字信號處理器）嵌入式CPU的層次圖。從圖1可看到，編譯器在整個CPU結構中處于ASIC硬件電路之下和操作系統之上，擔負著將高級的、抽象的表達式轉化為相對低級的表達式，最終生成系統指令集。

3 CPU編譯器后端結構

CPU編譯器分為前端和后端：前端主要完成詞法/語法分析并生成語法樹，這里不再論述；后端是編譯的主體部分，它將語法樹轉換成不間語言，在此不間語言基礎上進行各種編譯優化，最終生成匯編指令代碼。編譯后端在進行優化的過程中要跟具體的目標機的機器描述文件多次匹配，生成RTL語言（Register Transfer Language）—GNU CC的中間語言。

機器描述文件由各種與目標機有關的指令模板、功能模板、C語言形式的預處理函數等構成。本文涉及到的64位運算就是由RTL和指令模板多次匹配后生成匯編指令來解決的，過程如圖2所示。

限于篇幅，這里僅舉64位加法運算的部分例子，其它運算與此類似。

4 64位加法運算指令板

① RTL識別指令模板，第一次匹配。

（define_insn “adddi3”）

[(set(match_operand:DI 0 "register_operand" "=r")

（plus:DI (match_operand:DI 1“register_operand”“0”)

（match_operand:DI 2 "register_operand"“r”）））

（clobber(reg:SI 6)）]//6號寄存器作進位使用

"")

② 將64位加法分解成高32位和低32位運算，第二次匹配。

（define_split